A TRIPS (Tera-op Reliable Intelligently adaptive Processing System) elnevezésű architektúrát a Texas-i Egyetem kutatói gondolták ki, de a technológiára épülő processzor az IBM Austin Research Lab kutatólaboratóriumában fog elkészülni, közölte az óriáscég.

A Defense Advanced Research Projects Agency (DARPA - Fejlett Védelmi Megoldások Fejlesztési Ügynöksége) mintegy 11,1 millió dollárral támogatja a kutatási munkát.

A TRIPS architektúra alapja egy új koncepció, amely a block-oriented execution, vagyis kötegelt végrehajtás nevet viseli. Ez a megközelítés elsősorban abban különbözik a jelenlegi megoldásoktól, hogy a technológiát támogató processzor nem csak néhány utasítást végez el egyszerre, hanem műveletek egész kötegeit, közölte az IBM.

Bár a projekt rendkívül ígéretes, az 1 TFLOPS (1 billió művelet másodpercenként) teljesítményű processzorokra legalább 2010-ig várni kell majd. A kutatók azonban három éven belül ki szeretnének fejleszteni egy olyan chipet, amely négy nagyteljesítményű processzormagot foglal magába.

Ezen processzormagok egyenként 16 műveletet tudnak majd elvégezni egyetlen órajelciklus alatt, ami végeredményben egy olyan chipet eredményez, amely órajelenként 64 műveletet hajt végre. Mindez a fejlesztők által várt 500 MHz-es órajel melett 32 milliárd művelet elvégzését jelenti egyetlen másodperc leforgása alatt.

Az IBM szerint a TRIPS chipek első prototípusai legkésőbb 2005 decemberére készülnek el. 2010-re ezek a chipek már 10 GHz-es órajelen fognak működni, amely az 1 TFLOPS teljesítmény túlszárnyalását jeleni.