MPF 2003: IBM Power5
Széll Zoltán, 2003. október 16. 12:33
Az IBM a Microprocessor Forum 2003 első napján mutatta be a Power processzor család következő generációs változatát. A nagy teljesítményű Power5 lapka néhány titkáról a vezető tervező Balaram Sinharoy rántotta le a leplet.
Az új Power5 lapka egy nagyon érdekes új jellemzőt tartalmaz, melynek neve: „Dynamic Power Management" (DPM) technológia, amelynek támogatása mellett azonos mennyiségű energia felhasználásával, 50 százalékkal több utasítást képes végrehajtani, mint elődje a Power4+. A DPM két állapotot különböztet meg: az egyik, amikor a lapka keményen dolgozik, a másik, amikor várakozik az új utasításokra. Az új lapka tervezésénél az elsődleges szempont az energia-felvétel drasztikus csökkentése volt.
A Power5 lapka 2004. első felében jelenik meg a következő generációs pSeries szerverekben. A lapka második generációs változata „Power5+" néven 2005.-ben kerül piacra. Az IBM a tervek szerint 2004. első felében vezeti a Power5 lapkákon alapuló 64 processzoros „Squadron" kódnevű szervert.
A Power5 a Power4-hez hasonlóan két CPUmagot tartalmaz egyetlen szilícium darabkán. A kétmagos konstrukció egyik úttörője az IBM, de a riválisok a Sun és az Intel szintén hasonló megoldáson dolgozik. Egy-egy CPU mag egyidejűleg két programszálat képes kezelni, amelyek neve „thread".
A „többszálú" és a „két CPU mag" technológia kombinációja a „Squadron" szerverekben mutatkozik be. A „Squadron" első változata 32 Power5 lapkát tartalmaz, amelyet a szoftver 128 processzornak érzékel. Jelenleg a p690 szerver 16, két CPU magot magába foglaló Power4 lapkát tartalmaz, amelyekkel a rendszer 32 processzoros szerverként funkcionál.
Az „egyidejű többszálú" technológia lehetővé teszi a két a szál ki-be kapcsolását úgy, hogy a processzor mindig maximális sebességgel dolgozzon. A Power5 figyeli a szálak prioritását, kijelöli a két szál közül az alacsonyabb prioritásút, így a rendszer a lehető legkevesebb energiát igényli.
A 389 mm2 területű Power5 lapka 276 millió tranzisztort tartalmaz. Négy Power5 lapkát egy többlapkás modulba (MCM) szerelnek, amelyek alapja kerámia és a fémvezetékek ezrei kapcsolják össze a lapkákat. Az IBM az MC-ket a csúcsteljesítményű „mainframe" szerverekben használta először.
Sinharoy elmondta, hogy a Power4 és a Power5 lapka azonos fokozatszámú adatcsatornán (pipeline) alapul. A kettő között annyi a különbség, hogy az utóbbi kezeli a több programszálat. A Power5 másik új jellemzője a „RAS" (megbízhatóság, rendelkezésre állás és szervízelhetőség). A lapka folyamatosan dolgozik, a munkát a továbbfejlesztett számítógép „firmware" támogatja. Ez a szoftver operációs rendszerhez hasonló, de mélyebb szinten működik. A Power5 védett adat utakat tartalmaz. A tervezők kiterjedten használták az ECC hibaérzékelő és hibajavító kódot.
Sinharoy elmondta, hogy az IBM már keményen dolgozik a következő generációs lapkán, a Power6 processzoron, amely 2006-ban jelenik meg a piacon. Az előadó nem deklarálta, hogy ez a lapka hány CPU magot tartalmaz, mindössze annyit közölt, hogy ultra-magas frekvencián működik. A Power6 lapka már 65 nm-es technológiával készül.
A Power5 lapka 2004. első felében jelenik meg a következő generációs pSeries szerverekben. A lapka második generációs változata „Power5+" néven 2005.-ben kerül piacra. Az IBM a tervek szerint 2004. első felében vezeti a Power5 lapkákon alapuló 64 processzoros „Squadron" kódnevű szervert.
A Power5 a Power4-hez hasonlóan két CPUmagot tartalmaz egyetlen szilícium darabkán. A kétmagos konstrukció egyik úttörője az IBM, de a riválisok a Sun és az Intel szintén hasonló megoldáson dolgozik. Egy-egy CPU mag egyidejűleg két programszálat képes kezelni, amelyek neve „thread".
A „többszálú" és a „két CPU mag" technológia kombinációja a „Squadron" szerverekben mutatkozik be. A „Squadron" első változata 32 Power5 lapkát tartalmaz, amelyet a szoftver 128 processzornak érzékel. Jelenleg a p690 szerver 16, két CPU magot magába foglaló Power4 lapkát tartalmaz, amelyekkel a rendszer 32 processzoros szerverként funkcionál.
Az „egyidejű többszálú" technológia lehetővé teszi a két a szál ki-be kapcsolását úgy, hogy a processzor mindig maximális sebességgel dolgozzon. A Power5 figyeli a szálak prioritását, kijelöli a két szál közül az alacsonyabb prioritásút, így a rendszer a lehető legkevesebb energiát igényli.
A 389 mm2 területű Power5 lapka 276 millió tranzisztort tartalmaz. Négy Power5 lapkát egy többlapkás modulba (MCM) szerelnek, amelyek alapja kerámia és a fémvezetékek ezrei kapcsolják össze a lapkákat. Az IBM az MC-ket a csúcsteljesítményű „mainframe" szerverekben használta először.
Sinharoy elmondta, hogy a Power4 és a Power5 lapka azonos fokozatszámú adatcsatornán (pipeline) alapul. A kettő között annyi a különbség, hogy az utóbbi kezeli a több programszálat. A Power5 másik új jellemzője a „RAS" (megbízhatóság, rendelkezésre állás és szervízelhetőség). A lapka folyamatosan dolgozik, a munkát a továbbfejlesztett számítógép „firmware" támogatja. Ez a szoftver operációs rendszerhez hasonló, de mélyebb szinten működik. A Power5 védett adat utakat tartalmaz. A tervezők kiterjedten használták az ECC hibaérzékelő és hibajavító kódot.
Sinharoy elmondta, hogy az IBM már keményen dolgozik a következő generációs lapkán, a Power6 processzoron, amely 2006-ban jelenik meg a piacon. Az előadó nem deklarálta, hogy ez a lapka hány CPU magot tartalmaz, mindössze annyit közölt, hogy ultra-magas frekvencián működik. A Power6 lapka már 65 nm-es technológiával készül.
Kapcsolódó cikkek
- IBM pengeszerverek kisvállalkozásoknak
- Az IBM és a HP uralja a szerverpiacot
- IBM, Samsung, Chartered, Freescale, Infineon együttműködés a csipfejlesztésben
- Elegendő sávszélesség a teljes iTunes katalógus letöltéséhez 60 másodperc alatt
- Jönnek a 65nm-es nagy teljesítményű szerver CPU-k
- Következő generációs IBM Unix szerverek kedden
- Első IBM Power6 tesztek
- Új Intel szerver-processzorok és árcsökkentés
- IBM 5GHz-es Power6 CPU
- IBM Xeon MP szerverek jönnek